142427562

Продукти

AM3352BZCZA100

Кратко описание:

– mDDR: 200-MHz тактова честота (400-MHz скорост на данни)
– DDR2: 266-MHz тактова честота (532-MHz скорост на данни)
– DDR3: 400-MHz тактова честота (800-MHz скорост на данни)
– DDR3L: 400-MHz тактова честота (800-MHz скорост на данни)
– 16-битова шина за данни
– 1GB общо адресируемо пространство


Подробности за продукта

Продуктови етикети

Характеристика

До 1-GHz Sitara™ ARM® Cortex®
-A8 32-битов RISC процесор
– NEON™ SIMD копроцесор
– 32KB L1 инструкция и 32KB кеш данни с единична грешка

Откриване

– 256KB L2 кеш с код за коригиране на грешки (ECC)
– 176 KB ROM за стартиране на чип
– 64KB специална RAM памет
– Емулация и отстраняване на грешки – JTAG
– Контролер за прекъсване (до 128 заявки за прекъсване)
Вградена памет (споделена L3 RAM)
– 64KB оперативна памет на контролера на паметта с общо предназначение (OCMC).
– Достъпно за всички майстори
– Поддържа задържане за бързо събуждане
Интерфейси за външна памет (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L

Контролер

– mDDR: 200-MHz тактова честота (400-MHz скорост на данни)
– DDR2: 266-MHz тактова честота (532-MHz скорост на данни)
– DDR3: 400-MHz тактова честота (800-MHz скорост на данни)
– DDR3L: 400-MHz тактова честота (800-MHz скорост на данни)
– 16-битова шина за данни
– 1GB общо адресируемо пространство
– Поддържа една x16 или две x8 конфигурации на устройства с памет
– Контролер на паметта с общо предназначение (GPMC)
– Гъвкав 8-битов и 16-битов асинхронен интерфейс на паметта с до седем избора на чипове (NAND, NOR, Muxed-NOR, SRAM)
– Използва BCH код за поддръжка на 4-, 8- или 16-битов ECC
– Използва код на Hamming за поддръжка на 1-битов ECC
– Модул за локализиране на грешки (ELM)
– Използва се във връзка с GPMC за локализиране на адреси на грешки в данните от синдромни полиноми, генерирани с помощта на BCH алгоритъм
– Поддържа 4-, 8- и 16-битово местоположение на грешка на 512-байтов блок, базирано на BCH алгоритми
Подсистема за програмируема единица в реално време и подсистема за индустриална комуникация (PRU-ICSS)
– Поддържа протоколи като EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ и други
– Две програмируеми единици в реално време (PRU)
– 32-битов RISC процесор за зареждане/съхранение, способен да работи на 200 MHz
– 8KB RAM за инструкции с откриване на единична грешка (паритет)
– 8KB RAM за данни с откриване на единична грешка (паритет)
– Едноцикличен 32-битов умножител с 64-битов акумулатор
– Подобреният GPIO модул осигурява поддръжка на ShiftIn/Out и паралелно заключване на външен сигнал
– 12KB споделена RAM с откриване на единична грешка (паритет)
– Три 120-байтови регистърни банки, достъпни от всеки PRU
– Контролер за прекъсване (INTC) за обработка на системни входни събития
– Локална шина за свързване за свързване на вътрешни и външни мастери към ресурсите в PRU-ICSS
– Периферни устройства в PRU-ICSS:
– Един UART порт с щифтове за контрол на потока,
Поддържа до 12 Mbps
– Един модул за подобрено улавяне (eCAP).
– Два MII Ethernet порта, които поддържат Industrial
Ethernet, като EtherCAT
– Един MDIO порт
Модул за захранване, нулиране и управление на часовника (PRCM).
– Контролира влизането и излизането от режимите на готовност и дълбок сън
– Отговаря за последователността на заспиване, последователността на изключване на домейна на мощността, последователността на събуждането и последователността на включване на домейна на захранването
– Часовници
– Интегрирана висока честота от 15 до 35 MHz
Осцилатор, използван за генериране на референтен часовник за различни системни и периферни часовници
– Поддържа активиране и деактивиране на индивидуален часовник
Контрол за подсистеми и периферни устройства към
Улесняване на намалената консумация на енергия
– Пет ADPLL за генериране на системни часовници
(MPU подсистема, DDR интерфейс, USB и периферни устройства [MMC и SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)


  • Предишен:
  • Следващия: